El equipo de investigación de HPlabs ha publicado un artículo sobre como podría aumentar el rendimiento de determinados tipos de chips y reducir su consumo energético al mismo tiempo, reemplazando los cables internos que trasmiten datos por una rejilla de pequeños nanocables.
Con esta nueva técnica se conseguiría reducir el tamaño de los actuales chips, ayudando así a que la ley de Moore se cumpla. Ésta dice que: "El número de elementos transistores por microprocesador se duplicará cada dos años", como se ha de duplicar el número de transistores para aumentar el rendimiento, el coste de producción así como el tamaño de estos han de disminuir, lo cual no es siempre fácil, pues hemos llegado a un punto donde reducir el tamaño supone grandes costes.
Con la nueva tecnología propuesta por HP todo podría cambiar, el hecho de eliminar los tradicionales enlaces internos podría reducir drásticamente el tamaño del chip así como los costes de producción en relación a los actuales. Dicha tecnología consiste en utilizar arquitectura diferente para los chips, lo que se denomina "crossbars" (en inglés barras cruzadas). Consiste en una serie de nanocables paralelos colocados encima de otra serie de nanocables también paralelos pero rotados 90 grados, encerrando entre ambas capas un material que pueda ser eléctricamente alterable, de manera que pueda representar un 1 o un 0, consiguiendo así código binario. A continuación un esquema de la tecnología "crossbars".
Esquema de la tecnología "crossbars".
Esto en un futuro podría verse limitado a la complejidad con la cual pudiéramos fabricar dichas rejillas. Hay que tener en cuenta que han de guardar una precisa alineación entre los nanocables y éstos han de ser muy regulares, pero aún teniendo en cuenta esos problemas saldría más barato de producir que los complejos circuitos de cables, transistores y otros elementos de los procesadores actuales. Una desventaja de esta tecnología es conectarla con los cables de los CMOS ocuparía más espacio en la placa de silicio.
Esta tecnología podría empezar a utilizarse para finales de esta década en los chips comerciales, según afirma Stan Williams, director del "Grupo de Investigación Cuántica" del HPlabs. La compañía ha creado un FPGA y espera tener un prototipo para finales de año.
Además HP espera que con esta nueva tecnología pueda reducir los defectos de fabricación de los chips. Usando "crossbars" podrían añadirse hasta un 50% más de cables dentro del procesador como simple política de seguridad. Con esta cantidad extra de conexiones podría conseguirse que en caso de que una fallase se pudiese recurrir a una conexión alternativa. Esto es muy importante, porque aumentando el número de transitores de una manera tan drástica, se aumenta la probabilidad de que un transistor falle y haga que el procesador se inutilice. Actualmente ya se introducen circuitos redundantes en la fabricación de semiconductores.
Por si fuera poco, HP también se plantea utilizar "crossbars" en la fabricación de memorias RAM, tal y como explica el propio Williams en esta entrevista, consiguiendo una densidad de 6.4Gbit/centímetro cuadrado, que es aproximadamente 10 veces el estándar actual.
Nombre y Apellido: Kevin A. Sánchez L
C.I.V 18792889
Asignatura: EES
Ver mi Blog: http://malaguerajg588971234.blogspot.com/
No hay comentarios:
Publicar un comentario